博彩公司排名

Email us at : admin@gxztqj.com

产品中心

联系我们

公司总机: 400-123-4567

咨询邮箱:admin@gxztqj.com

公司地址:永嘉瓯北镇张堡工业路3号

采用VHDL语言和PLD的可控纳秒级脉冲信号发生器的

2019-03-08

  随着电子技术的迅速发展,高速信号触发源已经广泛应用于通讯、雷达等各种电子系统的测试和精确控制中。这就要求有一个稳定性好、纳秒上升沿、可控的脉冲发生器。但是,国内至今还没有合乎这些要求的商用脉冲发生器。即使在国际上普遍使用的加拿大生产的AVI-N型脉冲发生器也存在着幅度小、重复率低、易损坏等缺点。针对此现状,设计一款高速脉冲信号发生器是非常有意义的。可编程逻辑器件(PLD)经历了PAL,GAL,几个发展阶段,技术日趋成熟。采用VHDL语言对PLD进行编程设计具有更改灵活、调试方便、操作性强、系统可靠性高等众多优点,并有利于硬件设计的保护,防止他人对的分析、仿照。因此,利用PLD器件为核心构造高速脉冲信号发生器是一种有效的方法。

  设计采用的XILINX公司的复杂可编程逻辑器件(CPLD)几乎可适用于所有的门阵列和各种规模的数字集成电路,他以其编程方便、集成度高、速度快、价格低等特点越来越受到设计者的欢迎。选用的CPLD为XILINX公司的XC9572XL,属于XC9500系列,是目前业界速度较快的高集成度可编程逻辑器件。

  CPLD开发软件用ISE 6.0+ModelSim 5.7SE,该软件是一个完全集成化、易学易用的可编程逻辑设计环境,并且广泛支持各种硬件描述语言。他还具有与结构无关性、多平台运行、丰富的设计库和模块化的工具等许多功能特点。

  CPLD主程序流程图如图1所示,时针信号是整个程序的关键,通过时钟对各个模块进行精确控制,实现基本功能。时钟信号的精准度决定了输出脉冲信号的精准度。时钟源采用了4脚晶振,可以输出一个稳定的时钟信号。CPLD内部电路资源分配如图2所示。

  时钟信号和复位信号作为输入信号,控制脉冲信号的输出。系统分4个模块,包括计数器、锁存器、触发器和数据输出模块。时钟信号和复位信号分别加在计数器和触发器上,计数器计数通过锁存,在时钟信号作用下同步触发输出信号。当复位信号到来时,计数器重新清零计数。

  当时钟的上升沿到来时对高频时钟进行计数,CPLD内部建立一个5位计数器,计数器满后自动重置为0,输出端把计数器的各位进行输出,计数器满后也输出一个高电平。第一级输出端一共有7个,可以实现对时钟的2,4,8,16,32,64分频以及单脉冲输出。在CPLD内部再建立一个3位计数器,对前级4分频信号再做计数,调节占空比,控制脉冲输出,同时对一级分频信号进行相与输出。设置一个复位端,当高电平时候,对电路进行复位,计数器重新开始工作。通过复位端可以很好地控制脉冲输出,并且输出信号脉冲宽度在不同的分频接口可以得到不同的脉冲宽度信号,也可以通过修改程序实现脉冲宽度的改变。CPLD外围硬件电路包括了电源、晶振、输出端口、指示灯,如图3所示。

  本设计选用的外部计数时钟频率为100 MHz,因此所产生脉冲的周期最小是10 ns,脉宽调节最小为5 ns,调节步长为5 ns。该脉冲发生器可以实现多路输出,脉冲输出共有9路,其中1路可以实现单脉冲输出,其余8路可以输出不同脉宽的纳秒级脉冲。若要提高脉冲发生器的精度,应提高计数时钟的频率。同时选用速度等级更高的PLD。若要增加脉冲周期及脉宽的可调范围,则应选用容量更大的PLD。

  仿真是验证设计的一个重要环节,如果仿真没有通过,设计就必须重来,以便硬件调试的胜利通过。在ISE中,建立仿真文件并调用ModelSim 6.0对设计进行行为仿线个脉冲到来时进行计数器置零,开始计数,对每个输出端口的波形都进行仿真测试。从仿真波形中可以预测出,可编程器件成功地对脉冲进行控制,然后分频输出,达到预定的要求。

  行为仿真只是对VHDL语言进行逻辑综合后仿真,布局布线后仿真则是在具体器件和硬件资源分配后,利用从布局布线中提取的一些信息,其中包括了目标器件及互连线的时延、电阻电容等信息,并考虑走线之间的相互影响后产生的仿线是布局布线后仿真图,可以看到在CLR信号有效开始,输出端经过4个周期的延迟后才响应到有效的复位信号,这个说明器件延时加上互连线个周期,但是这并不影响设计输出脉冲的质量,在其他电子设计中却要考虑到这个延迟。

  做好电路版,调试程序成功后,用型号为TektronixTDS210示波器测出两个端口的输出波形如图5和图6所示。图5中波形幅度为3.98 V,峰峰值为4.98 V,脉冲宽度为37.8 ns,上升沿为16.7 ns;图6波形幅度为1.53 V,峰峰值为2.51 V,脉冲宽度为19.8 ns,上升沿为9.7 ns。在示波器中显示,得到纳秒脉冲信号非常稳定,可以作为一个稳定的纳秒信号源。每个脉冲过后都有一个小的负脉冲,并且上升沿和下降沿并没有像仿真时短,主要原因是:一是仿真在一个相对理想的条件下进行的,对器件资源在电路中的实际体积忽略;二是芯片的微加工制造工艺不精确,寄生电容电阻的大小没有精确计算,可以在输出端加电容接地减小过脉冲。

  本文利用XILINX公司的复杂可编程逻辑器件,结合VHDL语言,提出了一种可控纳秒级脉冲信号发生器的设计方法,并且通过仿真验证,得到脉冲宽度最小为19.8 ns,上升沿为9.7 ns的脉冲。在千伏高压纳秒脉冲发生系统中,采用MOS管、二极管、脉冲形成线等作为核心器件,该信号源必不可少的要一个触发源。利用可控高速信号发生器作为触发源,可以有效地实现对千伏高压的精确控制。在高速数字系统中,数据在器件间的串行传输速率可以达到几百Mb/s。此时,由于时钟周期非常小(通常只有几纳秒),为了保证高速数据的可靠接收,数据与时钟的相对位置要求非常严格,以避免发生数据的错位或在数据变化边沿对数据采样,亦可采用该多路高速信号发生器。简便可靠的纳秒信号发生器在电子系统设计中将越来越具有使用价值。

  嗨好了,我喜欢在函数中引入一个vhdl代码,但这些代码的实体内部有一个进程,现在我不知道是否可能,因为我没有看到类似的东西,...

  开始时:有复杂的逻辑关系,是我们初学者刚刚接触的数电方面的基础应用,设计一个基础的TTL逻辑,根据真....

  嗨, 我有我的zynq zc702 ..现在我需要在一些相同的sapce中对它进行分区,以便我的每个VHDL程序可以单独映射到这个空间? ...

  程序如下: library IEEE; use IEEE.STD_LOGIC_1164.ALL; use ieee.std_logic_unsigned.all; use ieee.s...

  在VHDL我想访问2D阵列,我能够这样做到现在为止。 但现在我想用它的相邻元素替换当前元素,但因为我声明了一个整数数组,所...

  PLD的基本结构如图2.1.1所示。其中,“与”阵列用以产生“与”逻辑项(乘积项),“或”阵列用以把所有与门输出的乘积项构成“与唱...

  我必须使用自动量程在VHDL Basys2中创建一个频率计数器。 有人能帮我吗? 我是初学者 以上来自于谷歌翻译 以下为原...

  我有通过PlanAhead生成的MicroBlaze设计。 我想将VHDL逻辑连接到XPS中生成的BRAM。 MicroBlaze将通过本地存...

  大家好, 我正在测试一个简单的vhdl axample。 我注意到与case语句一起使用的代码(粘贴了bellow)会生成错误,但是当在if / e...

  我有一个带有64kb BRAM的Microblaze,带有指令和数据空间(一个端口上的标准I和另一个端口上的D)。 我有另一个64kb只在...

  推荐课程:张飞硬件电路P1训练营(1-5部)张飞硬件电路全集训练营(1-10部) IC设计工具很多,主要有Cadence、Mentor Grap...

  可编程逻辑器件 英文全称为:programmable logic device 即 PLD。PLD是....

  本文档详细介绍的是FPGA教程之CPLD与FPGA的基础知识说明主要内容包括了:一、复杂可编程逻辑器....

  本文档详细介绍的是FPGA教程之可编程逻辑器件的基础知识的详细资料概述主要内容包括了:1.PLD基本....

  本文档的主要内容详细介绍的是Verilog HDLl视频教程的详细资料合集免费下载。

  ISE (Integrated Software Environment)是Xilinx公司提供的用....

  把一个有专用目的,并具有一定规模的电路或子系统集成化而设计在一芯片上,这就是专用 集成电路ASIC的....

  EDA技术是在电子CAD技术基础上发展起来的计算机软件系统,是指以计算机为工作平台,融合了应用电子技....

  信号的多路复用是一种常见功能,通常由Xilinx实现工具和设备充分处理。然而,可能会有一些特别具有挑....

  在这个强调智能与联网的时代,可编程逻辑栅阵列 (FPGA)已经成为一个重要且不可或缺的元件。以全球5....

  复习编码器的原理,掌握编码器的设计实现方法,设计实现数字系统设计中常用的8线线优先编码器,逐步学....

  在Quartusll管理器窗口中选择菜单file\new project wizard…,出现新建项....

  而在控制比较复杂,控制功能要求比较高的工程项目中(如要实现PID运算、闭环控制、通讯联网等),可视控....

  便携式设备的便携性是与电池的发展息息相关的,从最初的铅酸电池、镍镉(Ni-Cd)电池发展到镍氢(Ni....

  本文档的主要内容详细介绍的是在QUARTUS_II中如何把原理图转成VHDL详细图片说明。

  虽然工业 IoT 正在快速发展,但传统可编程逻辑控制器 (PLC) 提供的定制灵活性和连接性,却无法....

  PLC与PLD对于大多数控制行业的朋友们与单片机爱好者,都不是陌生的名词。可是您了解它们的“一字之差....

  2016年6月8日,我们在全球16个办事处的Xilinx员工在第四届全球捐赠日期间回馈。

  本文档的主要内容详细介绍的是主要内容包括了:实验1 基于Quartus II基本库元件的原理图设....

  Xilinx的社区参与企业战略围绕着教育,与非营利组织合作,为Xilinx员工关联和活跃的学校提供​....

  “FPGA 目前非常火,各个高校也开了FPGA 的课程,但是FPGA 并不是每个人都适合,FPGA ....

  一、创建VHDL模块,生成一个原理图符号1、在项目导航器(Project Navigator)菜单中....

  本文档的主要内容详细介绍的是MAX7000可编程逻辑器件系列数据手册免费下载。MAX 7000系列高....

  结合数据采集在往复式压缩机在线监测系统中的应用, 设计了以FPGA(现场可编程门阵列)为核心的逻辑控....

  本文档的主要内容详细介绍的是用VHDL写的十二个经典小程序的资料免费下载主要内容包括了:4x4按键,....

  PolarFire SoC的硬件CPU子系统和可编程逻辑相结合实现的尺寸、功耗和性能优势

  Microchip可编程解决方案业务部副总裁Bruce Weyer表示:“PolarFire SoC....

  12月29日消息,据外媒报道,28日英特尔完成了对可编程逻辑器件厂商Altera的收购,而167亿美....

  在现代工业生产的过程中,通常都会需要大量的开关量顺序控制以及大量的离散量的数据采集。这些信号需要按照....

  Xilinx的Dave Tokic与Topic Embedded Systems的创始人兼首席执行官....

  了解如何创建一个异构多核系统,该系统由处理系统上的ARM Cortex A9处理器和使用Vivado....

  该视频重点介绍了UltraScale +产品系列的第一个成员Zynq®UltraScale+™MPS....

  本文介绍了一种采用单片FPGA芯片进行出租车计费器的设计方法,主要阐述如何使用EDA器件取代传统的电....

  了解如何使用SDSoC从C ++源代码创建完整的电气驱动器示例设计*。您的算法改变了吗?此外,视频还....

  了解Xilinx。 我们是全球领先的All Programmable FPGA,SoC和3D IC....

  这款用于智能电台的嵌入式计算机视觉演示通过将Zynq All Programmable SoC中的可....

  使用可编程逻辑控制器的Zynq-7000 All Programmable SoC

  此视频演示重点介绍Zynq-7000 All Programmable SoC,该SoC配置为嵌入式....

  Zynq UltraScale+ MPSoC LPDDR器件中硬化控制器的性能介绍

  该视频显示了Zynq®UltraScale+™MPSoC处理系统中硬化控制器的性能如何,LPDDR4....

  Xilinx处理平台副总裁Vidya Rajagopalan和ARM物理IP部门技术副总裁Dipes....

  设计和实现了一个以Altera FPGA的Cyclone器件EP1C6Q240C8为核心的多功能实验....

  广东高云半导体科技股份有限公司于2014年1月成立,公司致力于开发国产FPGA解决方案并推动其产业化....

  1.基本仪器清单 60MHz双通道数字示波器 100MHz双通道数字示波器 低频信号发生器( ....博彩公司排名

博彩公司排名
官方微信

咨询热线:400-123-4567

Copyright © 2002-2018 博彩公司排名 版权所有 网站地图